<p>En este informe se presenta la interconexión de N etapas en paralelo de un inversor multinivel híbrido asimétrico, perteneciente a la familia de inversores desarrollada en el LEP de la PUCV
<p>This report presents the interconnection of N parallel stages of an asymmetric hybrid multilevel inverter, belonging to the family of inverted developed in the Power Electronics Laboratory LEP of the Pontificia Universidad Católica de Valparaíso PUCV
last modification
Ingeniero Eléctrico
INGENIERIA ELECTRICA
<p>En este informe se presenta la interconexión de N etapas en paralelo de un inversor multinivel híbrido asimétrico, perteneciente a la familia de inversores desarrollada en el LEP de la PUCV
<p>This report presents the interconnection of N parallel stages of an asymmetric hybrid multilevel inverter, belonging to the family of inverted developed in the Power Electronics Laboratory LEP of the Pontificia Universidad Católica de Valparaíso PUCV